Разрабо‎тчик RTLВакансия в архиве

Уровень зарплаты
з/п не указана
Город
Зеленоград
Требуемый опыт работы
1–3 года
Обязанности:
  • разработка и оптимизация синтезируемых RTL-моделей цифровых схем с использованием Verilog, System Verilog
Требования:
  • незаконченное высшее или высшее образование;
  • практический опыт использования Verilog, System Verilog для описания синхронных цифровых схем;
  • понятия форм представления чисел, конечных автоматов, вычислительной сложности;
  • базовые представления в области цифровой обработки сигналов, вычислительных алгоритмов;
  • владение булевой алгеброй.

Условия:

  • официальная заработная плата;
  • соблюдение ТК РФ;
  • дружный коллектив грамотных специалистов;
  • возможности профессионального развития и роста;
  • работа ведется на современном оборудовании;
  • социальный пакет (мед.страховка, фитнес, футбол, настольный теннис, корпоративные мероприятия).

Ключевые навыки

RTLVerilogSystem Verilog

Адрес

Зеленоград, Южная промзона, пр-д 4922, 4, стр.2
Показать на карте
­

Тип занятости

Полная занятость, полный день
Дата публикации вакансии
Рекомендуем

Вакансия в архиве