ASIC / инженер-разработчик цифровых схем

Уровень зарплаты
Город
Требуемый опыт работы
з/п не указана
Москва
3–6 лет

Обязанности:

  • Разработка составляющих компонент SOC

Требования:

  • Базовые требования:
    • Навыки разработки RTL (Verilog / System Verilog, и т.п.);
    • Навыки проведения/сопровождения тестирования RTL (составление первичного TЗ, знакомство с верификацией);
    • Создание SDC, для существующего RTL;
    • Логический синтез RTL (RTL Compiler \ Design Compiler, и т.п. );
    • Анализ P.T.A для оценки результатов логического синтеза;
    • Опыт сопровождения топологии собственных блоков;
    • Английский язык - технический (способность работать с документацией);
    • Опыт работы от 3-х лет.
  • Приветствуются:
    • Навыки работы с DFT;
    • Знание инструментария формальной верификации (Conformal/Formality);
    • Знание инструментария STA (ETS / Prime Time и их развитие в других инструментах);
    • Знакомство с реализацией подходов Low Power (CPF / UPF, и т.п.);
    • Знакомство с SVN / CVS;
    • Уверенный пользователь LINUX.


Условия:

  • Достойный уровень оплаты труда (обсуждается с кандидатом)
  • ДМС после окончания испытательного срока (3 месяца)
  • Предусмотрены годовые премии
  • Дружный коллектив и отличная команда профессионалов
  • Возможность профессионального и карьерного роста
  • Головной офис находится на Новорижском шоссе (Михалково). Корпоративный транспорт от ст. м. Щукинская или ст.м. Строгино; обособленное подразделение располагается в г. Зеленоград.

Тип занятости

Полная занятость, полный день
Вы откликаетесь на вакансию в другой стране

Страна размещения вакансии — Россия.

В резюме не указано, что вы готовы туда переехать.

Все равно откликнутьсяНе откликаться
Отклик направлен работодателю
Сопроводительное письмо к отклику
Написать сопроводительное письмоПисьмо отправлено
Произошла ошибка, попробуйте ещё раз
Дата публикации вакансии
Вакансия дня
Рекомендуем