ASIC / инженер-разработчик цифровых схем

з/п не указана

Вакансия в архиве

Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию

Показать описание вакансии

Требуемый опыт работы: 3–6 лет

Полная занятость, полный день

Обязанности:

  • Разработка составляющих компонент SOC

Требования:

  • Базовые требования:
    • Навыки разработки RTL (Verilog / System Verilog, и т.п.);
    • Навыки проведения/сопровождения тестирования RTL (составление первичного TЗ, знакомство с верификацией);
    • Создание SDC, для существующего RTL;
    • Логический синтез RTL (RTL Compiler \ Design Compiler, и т.п. );
    • Анализ P.T.A для оценки результатов логического синтеза;
    • Опыт сопровождения топологии собственных блоков;
    • Английский язык - технический (способность работать с документацией);
    • Опыт работы от 3-х лет.
  • Приветствуются:
    • Навыки работы с DFT;
    • Знание инструментария формальной верификации (Conformal/Formality);
    • Знание инструментария STA (ETS / Prime Time и их развитие в других инструментах);
    • Знакомство с реализацией подходов Low Power (CPF / UPF, и т.п.);
    • Знакомство с SVN / CVS;
    • Уверенный пользователь LINUX.


Условия:

  • Достойный уровень оплаты труда (обсуждается с кандидатом)
  • Дружный коллектив и отличная команда профессионалов
  • Возможность профессионального и карьерного роста
  • Головной офис находится на Новорижском шоссе (Михалково). Корпоративный транспорт от ст. м. Щукинская или ст.м. Строгино; обособленное подразделение располагается в г. Зеленоград.
Написать сопроводительное письмоПисьмо отправлено

Сопроводительное письмо к отклику

Вакансия опубликована 24 ноября 2016

Похожие вакансии

У вас слишком много избранных вакансий. Вам нужно удалить ненужные вакансии из списка избранного, чтобы добавить ещё одну.

Удалить самую старую вакансию и добавить эту
Отменить