Разработчик цифровых СБИС (ASIC DESIGNER)

Уровень зарплаты
Город
Требуемый опыт работы
от 60 000 до 130 000 руб.
Москва
3–6 лет

Обязанности:

  • Разработка RTL-моделей цифровых СБИС
  • Логический синтез и моделирование RTL моделей в пакетах Cadence
  • Функциональная верификация
  • Анализ результатов логического синтеза
  • Участие в проведении испытаний разрабатываемых изделий
  • Экспертиза проектов СБИС/СФ блоков, выполняемых сторонними разработчиками


Требования:

  • Гражданство РФ
  • Высшее техническое образование
  • Английский язык - технический
  • Владение методами проектирования цифровых СБИС
  • Знание языков проектирования Verilog, VHDL
  • Опыт работы в специализированных САПР (Cadence, Synopsys, Mentor Graphics)
  • Опыт проектирования СБИС/СФ блоков, в том числе с интерфейсов (UART, CAN, SPI, I2С, МКИО, ARNIC и т.п.)
  • Опыт проектирования СБИС/СФ блоков с высокоскоростными интерфейсами (RapidIO, Space Wire, Ethernet 10/100/1000 и т.п.) - (желательно)
  • Опыт схемотехнического проектирования высоко сбое- и отказоустойчивых цифровых СБИС, стойких к спецфакторам (желательно)


Условия:

  • Заработная плата устанавливается по результатам собеседования
  • Оформление в соответствии с Трудовым кодексом РФ
  • График работы 5/2
  • Возможность карьерного роста

Адрес

Москва, Авиамоторная улица, 53
Показать на карте
­

Тип занятости

Полная занятость, полный день
Вы откликаетесь на вакансию в другой стране

Страна размещения вакансии — Россия.

В резюме не указано, что вы готовы туда переехать.

Все равно откликнутьсяНе откликаться
Отклик направлен работодателю
Сопроводительное письмо к отклику
Написать сопроводительное письмоПисьмо отправлено
Произошла ошибка, попробуйте ещё раз
Дата публикации вакансии
Рекомендуем