Инженер-программист ПЛИС (FPGA Designer)
В архиве с 16 апреля 2017
от 120 000 ₽
Требуемый опыт работы: более 6 лет
Полная занятость, полный день
Москва, Полежаевская, 4 магистральная, 11С2
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Опыт более 6 лет
Реализацией алгоритмов цифровой обработки сигналов в ПЛИС, тестированием и отладкой. Участием во всех этапах жизненного цикла разработки программного обеспечения, включая...
Высшее техническое образование. Знание алгоритмов цифровой обработки сигналов. Знание HDL (VHDL, Verilog, System Verilog). Знание и опыт работы в средах...
Москва, Аэропорт и еще 2
Опыт от 3 до 6 лет
Откликнитесь среди первых
Реализация алгоритмов цифровой обработки сигналов на ПЛИС (разработка IP-ядер алгоритмов ЦОС, проектирование архитектуры модулей на языке Verilog, SystemVerilog).
Высшее законченное образование (инженерное, техническое). Знание языков описания аппаратуры Verilog (SystemVerilog). Владение САПР для разработки, моделирования и верификации проектов на...
Москва, Кантемировская и еще 3
Опыт более 6 лет
Сбор данных от АЦП ( JESD204, память FIFO, DDR2/DDR3 SDRAM2). Работа со скоростными портами (GTX, GTH).
Высшее (техническое) образование. Знание Verilog. Опыт работы с FPGA ( FIFO, CMT, PLL, GTH, AXI, JESD204) . Опыт разработки принципиальных схем...
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка алгоритмов цифровой обработки сигналов на ПЛИС для систем. Разработка высоконадежных проектов на ПЛИС для систем диагностики трубопроводов.
Знание языка Verilog или System Verilog. Опыт работы с высокопроизводительными ПЛИС Microsemi/Xilinx/Intel, а также с их встроенными аппаратными...
Инженер ПЛИС-проектировщик (FPGA)
от 250 000 ₽Москва
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка ПО ПЛИС для: систем оцифровки сигналов с применением широкополосных АЦП, систем сбора данных, а также аппаратуры высокоскоростной передачи информации...
Знание САПР Vivado. - Знание языков VHDL и Verilog. - Знание основ языка C++. - Знание основ языка TCL. - Знание цифровых интерфейсов (USB...
Москва, Беговая и еще 1
Опыт от 3 до 6 лет
Откликнитесь среди первых
Принимать участие в проектах по разработке и верификации ПО и ПЛИС для высококритичных самолетных систем, а именно: Верификация и доработка...
Уверенное знание VHDL/Verilog. Опыт работы с Xilinx Vivado, Quartus Prime (ModelSim), Active-HDL. Уверенное знание языка С, опыт работы...
Москва, Полежаевская, 4 магистральная, 11С2