FPGA / ASIC RTL Designer for DSP algorithms (Msc)
В архиве с 31 марта 2017
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Moscow, Владыкино, Алтуфьевское шоссе, 1к7
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Ведущий разработчик алгоритмов
от 148 000 ₽Москва, Динамо
Опыт от 1 года до 3 лет
Разработка алгоритмов обработки радиолокационной информации (РЛИ) для радиолокационных станций (РЛС).
Высшее образование. Опыт в разработке алгоритмов первичной и вторичной обработки РЛИ не менее 3 лет. Опыт разработки методик проверки алгоритмических...
Опыт более 6 лет
Конструирование сложных устройств, проработка различных компоновок узлов и составных частей оборудования, проводки, жгутов, элементов крепления, защиты и т.д.
Степень специалиста, бакалавра, магистра или ученая степень по технической специальности: робототехника, мехатроника, электроприводы, машиностроение или приборостроение. Разрабатывали конструкции в сфере...
Опыт от 1 года до 3 лет
Выстраивать пользовательские сценарии, функциональную и информационную архитектуру. Собирать концепты сервисов с учетом требований нескольких стейкхолдеров. Проектировать сервисы с учетом ролевой...
Обладает системным мышлением и может работать с большим объемом данных. Силен в UX-проектировании, умеет собирать информационную архитектуру, CJM, JTBD.
Инженер - программист ПЛИС (FPGA)
от 80 000 ₽Москва, Семеновская и еще 3
Опыт от 1 года до 3 лет
Разработка ПО для ПЛИС Xilinx (Virtex 5, 7, Ultrascale…) в Xilinx ISE и Vivado. Разработка ПО для ПЛИС Altera (Cyclone...
Образование высшее (техническое). Опыт работы по специализации 1-3 года (обязательно). Знание языков программирования System Verilog, Verilog. Умение читать электрические...
Работодатель сейчас онлайн
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Разработка RTL-моделей блоков. Начальное функциональное тестирование разработанных RTL-моделей блоков. Подбор СФ блоков сторонних поставщиков и их интеграция в...
Опыт разработки RTL для ASIC. Уверенное знание цифровой схемотехники (современная элементная база в микроэлектронике, методы построения различных комбинационных и последовательных...
FPGA-разработчик
от 200 000 ₽Москва
Опыт от 1 года до 3 лет
Опыт разработки - не менее 2 лет. Знание языков Verilog/SystemVerilog. Понимание принципов оптимизации по времени, ресурсам, пропускной способности.
Moscow, Владыкино, Алтуфьевское шоссе, 1к7