Программист (Плис, MATLAB)
В архиве с 31 марта 2018
от 80 000 ₽ на руки
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Москва
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Программист ПЛИС
от 200 000 ₽Москва
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка линейки контроллеров для управления высоковольтным трансформаторным оборудованием. Это ряд устройств на базе SOC Xilinx серии Zynq 7000, имеющие графический...
Уверенное владение средствами разработки ПЛИС (FPGA, SystemVerilog). Опыт разработки программного обеспечения для систем реального времени, например в АСУ ТП, робототехнике...
Инженер-разработчик ПЛИС (RTL/FPGA)
до 350 000 ₽Москва, Полежаевская и еще 1
Опыт от 3 до 6 лет
Моделирование DSP алгоритмов и реализация их на ПЛИС (Xilinx). Реализация протоколов обмена с другими микросхемами/устройствам (Ethernet, CPRI, PCIe, LVDS...
Знание SystemVerilog/Verilog и владение Vivado. Опыт работы с ПЛИС. Хорошее знание ЦОС (или желание хорошенько его изучить).
FPGA-разработчик
от 200 000 ₽Москва
Опыт от 1 года до 3 лет
Опыт разработки - не менее 2 лет. Знание языков Verilog/SystemVerilog. Понимание принципов оптимизации по времени, ресурсам, пропускной способности.
Инженер-программист (Matlab/Simulink)
от 95 000 ₽Опыт от 1 года до 3 лет
Разработка систем управления в Matlab/Simulink.
Высшее техническое образование. Способность к самообучению и вдумчивому изучению матчасти. Опыт разработки систем управления с помощью Matlab/Simulink.
Москва, Динамо
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков на ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков. Разработка архитектуры решений...
Уверенное владение SystemVerilog/ Verilog/ VHDL. Опыт работы с ПЛИС Xilinx / Altera. Владение английским языком на уровне чтения технической документации.
Москва
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Разработка на языках Verilog/VHDL блоков цифровой обработки сигналов. Написание тестовых сценариев для верификации кода (моделирование и верификация).
Высшее техническое образование. Знание Verilog/VHDL. Знания в области цифровой обработки сигналов систем связи (фильтры, модуляция/демодуляция, синхронизация, помехоустойчивое кодирование).
Москва