FPGA программист
В архиве с 21 марта 2019
до 120 000 ₽ на руки
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Москва, Семеновская, Мироновская улица, 33с26
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Инженер - программист ПЛИС (FPGA)
от 80 000 ₽Москва, Семеновская и еще 3
Опыт от 1 года до 3 лет
Разработка ПО для ПЛИС Xilinx (Virtex 5, 7, Ultrascale…) в Xilinx ISE и Vivado. Разработка ПО для ПЛИС Altera (Cyclone...
Образование высшее (техническое). Опыт работы по специализации 1-3 года (обязательно). Знание языков программирования System Verilog, Verilog. Умение читать электрические...
Работодатель сейчас онлайн
Опыт от 1 года до 3 лет
Писать модули VHDL/Verilog для ПЛИС (FPGA), а именно: модули управления (FSM/FSA), модули драйверов внешних интерфейсов (I2C...
Высшее техническое образование, желательно в области радиотехники/радиоэлектроники/программировании. Знание и опыт написания модулей/прошивок на языке Verilog/VHDL (плюсом...
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка алгоритмов цифровой обработки сигналов на ПЛИС для систем. Разработка высоконадежных проектов на ПЛИС для систем диагностики трубопроводов.
Знание языка Verilog или System Verilog. Опыт работы с высокопроизводительными ПЛИС Microsemi/Xilinx/Intel, а также с их встроенными аппаратными...
Опыт более 6 лет
Реализацией алгоритмов цифровой обработки сигналов в ПЛИС, тестированием и отладкой. Участием во всех этапах жизненного цикла разработки программного обеспечения, включая...
Высшее техническое образование. Знание алгоритмов цифровой обработки сигналов. Знание HDL (VHDL, Verilog, System Verilog). Знание и опыт работы в средах...
Москва, Аэропорт и еще 2
Опыт от 3 до 6 лет
Откликнитесь среди первых
Реализация алгоритмов цифровой обработки сигналов на ПЛИС (разработка IP-ядер алгоритмов ЦОС, проектирование архитектуры модулей на языке Verilog, SystemVerilog).
Высшее законченное образование (инженерное, техническое). Знание языков описания аппаратуры Verilog (SystemVerilog). Владение САПР для разработки, моделирования и верификации проектов на...
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Разработка функциональных блоков на языке Verilog. Моделирование в ModelSim. Создание прошивок для ПЛИС Altera(Intel) и Xilinx.
Опыт разработки на язык Verilog, моделирование, отладка. Опыт создания файлов *.sdc (или xdc). Опыт создания прошивок для ПЛИС.
Москва, Семеновская, Мироновская улица, 33с26