Инженер / Разработчик RTL (отдел перспективных технологий)

з/п не указана

Требуемый опыт работы: 3–6 лет

Полная занятость, полный день

Обязанности:
  • Разработка архитектуры и спецификаций IP ядер

  • Написание RTL (Verilog, SystemVerilog)

  • Синтез и оптимизация для достижения большего быстродействия

  • Прототипирование на FPGA

Требования:
  • Высшее техническое образование

  • Опыт разработки RTL для высокоскоростной логики

  • Знание способов для достижения timing closure, на уровне IP/SoC

  • Отличное знание Verilog, SystemVerilog

  • Опыт описания/анализа констрейнов проекта (constraints)

  • Быстрая обучаемость, способность усваивать большое количество нового материала и быстро разбираться в проблеме, склонность к исследовательской работе, самостоятельность

Будет являться преимуществом:

  • Опыт работы с IDE от Cadence и Xilinx

  • Знакомство со скриптовыми языками (TCL, Python)

  • Понимание timing closure для тестовых режимов микросхемы, таких как scan shift, scan capture, atspeed, BIST

  • Участие в проектах под ASIC. Опыт разработки высокоскоростных, энергоэффективных решений под advance deep micron процесс

Условия:
  • Офис - 10 минут от м. Калужская
  • Рабочий день с 9 до 18
  • Оформление по ТК РФ
  • ДМС
  • Отличный коллектив

Вакансия опубликована 15 мая 2021 в Москве

Похожие вакансии