Инженер верификации ASIC/FPGA
В архиве с 10 апреля 2024
от 150 000 ₽ на руки
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Москва, Авиамоторная, проезд Завода Серп и Молот, 10
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Москва, Автозаводская
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков для СБИС (ASIC) и ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков.
Уверенное владение SystemVerilog/Verilog. Следование стандартным методикам верификации, включая UVM. Разработка, внедрение и тестирование IP блоков в составе СнК (SoC).
Москва, Беговая и еще 1
Опыт от 3 до 6 лет
Откликнитесь среди первых
Принимать участие в проектах по разработке и верификации ПО и ПЛИС для высококритичных самолетных систем, а именно: Верификация и доработка...
Уверенное знание VHDL/Verilog. Опыт работы с Xilinx Vivado, Quartus Prime (ModelSim), Active-HDL. Уверенное знание языка С, опыт работы...
Москва, Ленинский проспект
Опыт от 1 года до 3 лет
Разработка концепции решения и кодирование. Моделирование реализованных в ПЛИС структур и алгоритмов. Тестирование реализованных алгоритмов на испытательных стендах с помощью...
Высшее образование (дипломированный специалист, магистр), выпускник МГУ, МФТИ, МЭИ, МИФИ, MГТУ им. Баумана и тд. Специализация и опыт работы претендентов...
Москва, Аэропорт и еще 2
Опыт от 3 до 6 лет
Откликнитесь среди первых
Реализация алгоритмов цифровой обработки сигналов на ПЛИС (разработка IP-ядер алгоритмов ЦОС, проектирование архитектуры модулей на языке Verilog, SystemVerilog).
Высшее законченное образование (инженерное, техническое). Знание языков описания аппаратуры Verilog (SystemVerilog). Владение САПР для разработки, моделирования и верификации проектов на...
Работодатель сейчас онлайн
Москва, Авиамоторная
Опыт от 3 до 6 лет
Откликнитесь среди первых
Логический/физический синтез ASIC и отдельных блоков, написание и отладка временных ограничений. Разработка блоков для отбраковочного тестирования (DFT): Scan Insertion...
Высшее техническое образование. Знание VHDL и/или Verilog, System Verilog. Опыт разработки и внедрения DFT (Scan Insertion, PMBIST, IDDQ, Boundary...
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка проектов ПЛИС в САПР Intel Quartus Prime, Vivado . Написание ТЗ для программистов цифрового устройства. Оформление КД для ЕСКД.
Имеете опыт программирования ПЛИС не менее 3-х лет. Знаете языки Verilog, SystemVerilog, VHDL. Имеете опыт работы с ПЛИС Intel...
Москва, Авиамоторная, проезд Завода Серп и Молот, 10